コンピュータの原理と設計
(日刊工業新聞社)
原理がわかる工学選書 コンピュータ回路工学編
コンピュータの原理と設計
(日刊工業新聞社)
●印が最新の追加・更新情報です．
■ 訂正
●2002年5月1日 作成分
■ 補足説明(まだありません)
■ CDEC関連教材
●2002年5月31日 追加分
●2002年5月14日 作成分
■ FAQ(まだありません)
■ 訂正
●本書 １１ページ：表２.４ 右下欄 ６行目
誤： if(C==1) PC <- adrs8
正： if(Cy==1) PC <- adrs8
●本書 ２１ページ：１８行目
追加： if文内やswitch文内でもRTオペレーションを記述できる．
●本書 ２６ページ：図４.１
誤： 最上部の線が消えている
正： 下部のマルチプレクサの出力信号をR0～R3の入力に接続
●本書 ３１ページ：図４.６ 上部のフリップフロップの信号名
誤： EN
正： C
●本書 ３２ページ：図４.７
誤： フリップフロップの上部の線がない
正： フリップフロップの上部に線を追加
●本書 ３５ページ：図４.９
誤： クロック信号の前半部に上部の線がない
正： クロック信号の前半部に上部に線を追加
●本書 ５３ページ：１２行目
誤： ８ビットレジスタ74LS574
正： ８ビットレジスタ74LS573
●本書 ５５ページ：１２，１５行目
誤： ＰＣ，Ａ，Ｂ，Ｃ，ＷＤＲ
正： ＰＣ，Ａ，Ｂ，Ｃ
●本書 ５６ページ：表６.５ 下部
誤： OP[3..0] = S[3..0]
OP[4]
OP[5]
OP[6]
OP[7]
正： ALUOP[3..0] = S[3..0]
ALUOP[4]
ALUOP[5]
ALUOP[6]
ALUOP[7]
●本書 ６２ページ：図７.１ 枠内
誤： 組合わせ回路
正： 組合せ回路
●本書 ７６ページ：図８.４ 下から２つ目の信号名
誤： MDR
正： RDR
●本書 ８３ページ：８～１０行目
誤： + /I6･/I5 /MS2 ...
+ I7 /MS2 ...
+ /I7･ I6･/I5 /MS2 ...
正： + /I6･/I5･/MS2 ...
+ I7･ /MS2 ...
+ /I7･ I6･/I5･/MS2 ...
●本書 ８６ページ：リスト８.１ ３４行目
誤： 34: 00100010,---, X,S1: A, ---,ADD,RWR,FWR,-- : S2 ;
正： 34: 00100010,---, X,S1: A, A,ADD,RWR,FWR,-- : S2 ;
●本書 ８６ページ：リスト８.１ ３８行目
誤： 38: 00100011,---, X,S0: C, ---,INC,RWR,FWR,-- : S1 ; INC C
正： 38: 00100011,---, X,S0: C, C,INC,RWR,FWR,-- : S1 ; INC C
●本書 ９２ページ：図８.８ 上部より２本目の水平線の信号名
誤： I[4..0]
正： I[7..0]
●本書 １１２ページ：図９.８ 下部左から３つ目のフリップフロップ(R/Sタイプ)の出力線(FCYC)
誤： 途切れている
正： 途切れたところから垂直上部にあるNOTおよびORの入力とを接続
●本書 最終ページ(160ページ相当)：２２行目
誤： CUPLE形式
正： CUPL形式
●2002/5/31 ----------
●CDECのVerilog-HDLモデルについて
CDECのCPU-メモリ一体型のVerilog-HDL記述（RTL(レジスタ・トランスファ・レベル）モデル）を作成しました．記述は本書40～42ページにある独自形式のレジスタ・トランスファ・ロジック記述と非常に似ています．よって，Verilog-HDLを知らない方でも比較的容易に理解できると考えています．
関連ファイルは次のとおりです．
・ CDECシステムVerilog-HDLファイル（RTL記述）
・ 同テスト・ベンチVerilog-HDLファイル
・ CDEC全命令テスト用アセンブリ・プログラム・ファイル
・ 同オブジェクト・プログラム・ファイル
・ メタ・アセンブラ実行ファイル
（Verilogシミュレータが読み込めるヘキサ形式ファイルの出力が可能になりました）
・ 同アセンブラ用CDECコード生成ルール・ファイル
利用ご希望の方はメールにて，希望ファイルと送付先メール・アドレスをご連絡下さい．なお，シミュレーションはSilosⅢのデモ版（こちらの本の付録CD-ROMに付属しています）で行うことができます．
●CDEC教材用ホスト・コンピュータについて （追加情報）
従来，CDEC用ホスト・コンピュータとしてPC98シリーズを利用してきましたが，今回，仙台電波高専・鹿股研究室にてモニタ機能をDOS/Vマシンに移植し，ユーザ・インターフェースもGUI化して操作性を向上させたソフトウェアが開発されました．開発したモニタ・プログラムはウィンドウ上のマウス操作で次の作業が可能です．
・CDEC用バイナリファイルのダウンロード機能
・CDECメモリの表示，書換え機能
・clock，reset信号の供給機能
同ソフトウェアは次に示すコンピュータ環境で利用可能です．
①パーソナル・コンピュータの環境
・Windows95 および 98
・ハードディスクの空き領域 ２MB以上
②パソコンとCDEC実習ボードとのインターフェース
・パラレル・インターフェース・ボード aISA-P04H
8255を２個搭載した並列入出ボード
・ 変換ケーブル AB98-04・aisa-P04H
CDEC実習ボードのコネクタと接続するための変換ケーブル（特注品）
いずれも，アドテックシステムサイエンス（株）より入手可能です．
このソフトウェアは仙台電波高専・情報工学科・鹿股研究室の学生，島田健市君が作成したもので，同研究室より入手可能です.
--鹿股研究室連絡先：Email: kanomata@info.sendai-ct.ac.jp
●CDEC教材データ・パス・ボードのフラグ表示LEDについての補足説明
データ・パス・ボード (ACT-DK6-DPU) 上のにあるフラグ・レジスタ表示用LEDは
点灯 → ０
消灯 → １
となっています．
もし，逆に表示させたい場合 (そのほうが自然) には，ボード上にある次のICを交換することで対応可能です．
U37にある 74LS540 を 74LS541 に交換
ICを取り外す際に，足を全てニッパーで切断し，１ピンずつハンダコテをあてて取り除くと簡単に行えます．