関連ファイル
【 注 意 】
本サイトに掲載しているリスト・回路図等は雑誌掲載の元になったもので,
修正・変更をおこなっているものもあり,全く同一でない場合もあります.
また,一部に雑誌に掲載されていないものもあります.
ご利用にあたってはご注意願います.
ファイル名 | 概 要 | 連載回(号) | リスト/図 | 備考 | |
MAX2top2001.v | トップ・モジュールVerilogファイル | 3回('07.02) | リスト3-1 | ||
MAX2toppin.qsf | 信号−端子制約ファイル | ↑ | − | 非掲載 | |
HDL-CQ1.bmp | ロジック回路実験ボード回路図 | ↑ | 図3-2 | ||
parts_list.pdf | ロジック回路実験ボード部品表 | ↑ | − | 非掲載 | |
MAX2top2001.v | スライドSW⇒LED点灯回路 | 4回('07.03) | リスト4-1 | ||
MAX2toppin.qsf | 信号−端子制約ファイル | ↑ | 図4-14 | 一部 | |
MAX2top2001_51.v | 基本ゲート実験回路の実装用トップ・モジュール | 5回('07.04) | リスト5-1 | ||
MAX2top2001_52.v | 3人の多数決回路の実装用トップ・モジュール | ↑ | リスト5-2 | ||
ha.v | ハーフ・アダー | ↑ | リスト5-3 | ||
ha_sim.v | ハーフ・アダーのテスト・ベンチ | ↑ | リスト5-4 | ||
ha_sim.log | ハーフ・アダーのシミュレーション結果 | ↑ | リスト5-5 | ||
fa.v | フル・アダー | ↑ | リスト5-6 | ||
adder4_57.v | フル・アダーを使った4ビット・アダー | ↑ | リスト5-7 | ||
adder4_sim.v | 4ビット・アダーのテスト・ベンチ | ↑ | リスト5-8 | ||
adder4_sim.log | 4ビット・アダーのシミュレーション結果 | ↑ | リスト5-9 | ||
MAX2top2001_510.v | 4ビット・アダーの実装用トップ・モジュール | ↑ | リスト5-10 | ||
adder4_511.v | Verilog HDL演算子を使った4ビット・アダー | ↑ | リスト5-11 | ||
fa_sim.v | フル・アダーのテスト・ベンチ | ↑ | − | 非掲載 | |
fa_sim.log | フル・アダーのシミュレーション結果 | ↑ | − | 非掲載 | |
bcd7seg.v | 論理式から作った2進数−7セグメントLEDデコーダ | 6回('07.05) | リスト6-1 | ||
bcd7seg_sim.v | 2進数−7セグLEDデコーダ用テスト・ベンチ | ↑ | リスト6-2 | ||
bcd7seg_sim.log | 2進数−7セグLEDデコーダ シミュレーション結果 | ↑ | リスト6-3 | ||
MAX2top2001.v | 2進数−7セグLEDデコーダ実装用トップ・モジュール | ↑ | リスト6-4 | ||
bcd7seg2.v | 条件演算子を用いた2進数−7セグメントLEDデコーダ | ↑ | リスト6-5 | ||
bcd7segif.v | 2進数−7セグLEDデコーダ(ファンクション−if文版) | 7回('07.06) | リスト7-2 | ||
bcd7segcase.v | 2進数−7セグLEDデコーダ(ファンクション−case文版) | ↑ | リスト7-4 | ||
MAX2top2001.v | 2桁ダイナミック点灯用実装用トップ・モジュール | ↑ | リスト7-6 | ||
simple_reg8.v | 単純レジスタ 8ビット固定版 | 8回('07.07) | リスト8-1 | ||
simple_reg.v | 単純レジスタ 可変ビット記述 | ↑ | リスト8-2 | ||
reg_rst.v | リセット付きレジスタ 可変ビット記述 | ↑ | リスト8-3 | ||
reg_rst_sim.v | リセット付きレジスタ用テスト・ベンチ | ↑ | リスト8-4 | ||
MAX2top2001_82.v | 単純レジスタ 8ビット固定版用実装用トップモジュール | ↑ | リスト8-5 | ||
MAX2top2001_83.v | リセット付きレジスタ用実装用トップモジュール | ↑ | リスト8-6 | ||
countrst.v | カウンタ レジスタ+インクリメント回路版 | ↑ | リスト8-7 | ||
counter_sim.v | カウンタ用テスト・ベンチ | ↑ | リスト8-8 | ||
count4.v | カウンタ Verilog HDLらしい記述版 | ↑ | リスト8-9 | ||
count4enrst.v | カウント・イネーブル付きカウンタ | ↑ | リスト8-10 | ||
MAX2top2001_89.v | 4ビット・カウンタ用実装用トップモジュール | ↑ | − | 非掲載 | |
syncgen.v | VGA用同期信号発生モジュール | 10回('07.09) | リスト10-1 | ||
MAX2top2001_VP.v | 垂直パターン表示用実装用トップモジュール | ↑ | リスト10-2 | ||
syncgen_sim.v | VGA用同期信号発生モジュール用テスト・ベンチ | ↑ | − | 非掲載 | |
MAX2top2001_HP.v | 水平パターン表示用実装用トップモジュール | ↑ | − | 非掲載 | |
MAX2top2001_VHP.v | ミックス・パターン表示用実装用トップモジュール | ↑ | − | 非掲載 | |
my_const.v | 定数定義ファイル | ↑ | − | 非掲載 | |
wall_racket_org.v | 壁表示とラケット制御 (ラケット振動あり) | 11回('07.10) | リスト11-1 | ||
wall_racket2.v | 壁表示とラケット制御 (ラケット振動対策版) | ↑ | リスト11-2 | ||
MAX2top2001.v | 壁表示とラケット制御用トップモジュール | ↑ | リスト11-3 | ||
MAX2top2001.v | 壁表示とラケット制御用トップモジュール | ↑ | リスト11-A | ||
MAX2toppin.qsf | 信号−端子制約ファイル (追加用) | ↑ | リスト11-B | ||
ball.v | ボール移動制御 (+壁表示+ラケット制御) | 12回('07.11) | リスト12-1 〜12-4 |
||
MAX2top2001.v | ボール移動制御用トップモジュール | ↑ | − | 非掲載 | |
syncgen.v | VGA用同期信号発生モジュール | ↑ | − | 非掲載 | |
my_const.v | 定数定義ファイル | ↑ | − | 非掲載 | |
MAX2top.qsf | 信号−端子制約ファイル(トップモジュール用) | ↑ | − | 非掲載 | |
new_ball_pos_sim.v | ボール速度制御シミュレーション | ↑ | − | 非掲載 | |
beep.v | 効果音発生モジュール | 13回('07.12) | リスト13-1 | ||
squash.v | スカッシュ本体モジュール | ↑ | リスト13-2 | ||
score.v | 得点表示モジュール(スカッシュ用) | ↑ | リスト13-3 | ||
MAX2top2001.v | スカッシュ用トップモジュール | ↑ | リスト13-4 | ||
syncgen.v | VGA用同期信号発生モジュール | ↑ | − | 非掲載 | |
my_const.v | 定数定義ファイル | ↑ | − | 非掲載 | |
MAX2top2001.v | 効果音発生テスト用トップモジュール | ↑ | − | 非掲載 | |
hocky.v | ホッケーゲーム本体モジュール | ↑ | − | 非掲載 | |
MAX2top2001.v | ホッケーゲーム用トップモジュール | ↑ | − | 非掲載 |